相對(duì)于SDRAM，DDR擴(kuò)展了原來SDRAM的設(shè)計(jì)。由于2bitPrefetch架構(gòu)可以同存取兩個(gè)bank的數(shù)據(jù)，使內(nèi)部數(shù)據(jù)總線的帶寬提高兩倍，因此在內(nèi)存的輸出端可以在時(shí)鐘信號(hào)的上升延和下降延傳輸數(shù)據(jù)，DDR的數(shù)據(jù)傳輸率是實(shí)際工作頻率的兩倍。DDR2通過使用4-bit預(yù)取架構(gòu)來提高數(shù)據(jù)傳輸率，降低對(duì)內(nèi)部bank頻率的要求。采用4-bitprefetch架構(gòu)使DDR2僅能使用兩種數(shù)據(jù)突發(fā)傳輸長(zhǎng)度(burstlength)，BL=4或BL=8。這個(gè)比較容易理解，因?yàn)镈DR2一次存取4bit數(shù)據(jù)，所以數(shù)據(jù)突發(fā)長(zhǎng)度也就成了4或8。

　　下面是DDR2和DDR主要思想的區(qū)別，實(shí)際上，這兩種內(nèi)存的差別不僅僅在帶寬上。

　　除了帶寬，這里還有一個(gè)重要的參數(shù)是延遲，就象我前面所說的，存儲(chǔ)單元不會(huì)一直處于可用狀態(tài)，因此它們要進(jìn)行刷新操作。而且，即使存儲(chǔ)單元可用，也不可能立即得到它的內(nèi)存：這里還有其它類型的延遲，如設(shè)置行和列的地址，這此延遲都是不能避免的，它們由DRAM單元的本質(zhì)所決定。

　　讓我們看看會(huì)有那些延遲，例如內(nèi)存陣列工作的時(shí)鐘組合是2-2-2，如果內(nèi)存陣列在所有的方案中以相同的頻率工作，那么所有的模組都具有同樣的延遲(我是說PC100，DDR200，DDR2-400)。它們僅僅是帶寬的區(qū)別。順便提一下，2-2-2組合的含義是：CAS延遲，RAS到CAS的延遲和RAS預(yù)充電時(shí)間。個(gè)數(shù)字是取得列地址的延遲時(shí)間，第二個(gè)數(shù)字是行和列地址之間的延遲，第三個(gè)數(shù)字是存儲(chǔ)單元充電時(shí)間，預(yù)充電實(shí)際上是對(duì)行數(shù)據(jù)進(jìn)行讀操作。

　　但實(shí)際上，存儲(chǔ)單元不會(huì)工作在相同的頻率上，舉例來說PC133就是一個(gè)使用非常普遍的SDRAM，它的DRAM單元工作在133MHz上。因此，DDR200雖然有著比PC133更高的帶寬，但是它的相應(yīng)延遲卻更慢(內(nèi)部陣列的工作頻率僅100MHz)，PC133的存儲(chǔ)單元的頻率要比DDR200存儲(chǔ)單元的頻率高33%。結(jié)果就是，DDR266才具有和PC133一樣的延遲上的優(yōu)勢(shì)。