中國臺灣半導(dǎo)體封測巨頭日月光投控（3711.TW）10月14日宣布擴展其PowerSiP平臺，推出3D系統(tǒng)級封裝（SiP）解決方案。該方案將電壓調(diào)節(jié)模塊（VRM）垂直集成于處理器正下方，宣稱可削減逾50%的寄生布線損耗，為人工智能數(shù)據(jù)中心與高性能計算系統(tǒng)提供更高效的供電架構(gòu)。

當(dāng)前高性能AI系統(tǒng)級芯片（SoC）功耗已突破千瓦級，在亞伏特電壓下峰值電流需求超過1000安培。傳統(tǒng)橫向供電架構(gòu)需使電力依次穿過印刷電路板（PCB）、封裝基板及互連結(jié)構(gòu)才能抵達處理器，在高電流條件下會產(chǎn)生顯著布線損耗。日月光指出，此次3D SiP方案通過縮短高電流傳輸路徑，直接回應(yīng)了AI算力功耗持續(xù)攀升帶來的市場訴求。

該技術(shù)的核心工具箱包含四項已認證的先進封裝工藝：一是夾層于無芯基板間的雙面連接電容；二是適用于嵌入式基板或PCB方案的無基板無焊料電容陣列模塊；三是實現(xiàn)4:1高深寬比的銅柱集成技術(shù)，有效降低封裝阻抗；四是采用單面或雙面模封設(shè)計的高密度主動與被動元件集成技術(shù)。這些組合旨在應(yīng)對計算托盤空間受限，以及VRM置于PCB背面時的密度與厚度瓶頸。

日月光集團研發(fā)副總張新清表示，能效已成為下一代AI系統(tǒng)的關(guān)鍵挑戰(zhàn)，縮短傳輸路徑可直接轉(zhuǎn)化為系統(tǒng)級節(jié)電效果。另一位研發(fā)副總洪志平從系統(tǒng)設(shè)計角度指出，AI系統(tǒng)對PCB至芯片的供電傳輸提出更高規(guī)格，末級電壓調(diào)節(jié)日益重要。執(zhí)行副總尹暢進一步闡述市場策略稱，隨著AI基礎(chǔ)設(shè)施計算架構(gòu)向異構(gòu)化與模塊化發(fā)展，系統(tǒng)級能效已成為關(guān)鍵差異化指標。該公司具備全套認證先進封裝技術(shù)，可為客戶構(gòu)建高度靈活的VRM工具，垂直集成于下一代GPU、TPU及定制ASIC架構(gòu)中。

業(yè)界趨勢顯示，AI芯片功耗的快速攀升已將供電傳輸效率從次要考量推升為系統(tǒng)設(shè)計的核心瓶頸。當(dāng)單顆SoC功耗破千瓦且峰值電流超千安時，每毫歐的布線阻抗都會轉(zhuǎn)化為大量熱耗與電能浪費。日月光將封裝技術(shù)角色從被動的“載體”轉(zhuǎn)向主動的“供電架構(gòu)優(yōu)化”。公司表示將持續(xù)深化PowerSiP平臺的垂直集成供電方案，協(xié)助客戶在下一代AI系統(tǒng)高電流、高功率與空間受限條件下實現(xiàn)高效低損傳輸。行業(yè)觀察認為，此類封裝級供電創(chuàng)新將成為AI數(shù)據(jù)中心運營商角逐總擁有成本（TCO）的關(guān)鍵差異因素。

資料來源：BigGo Finance；原文發(fā)布日期：2026-10-14。本文為資料編譯。