CPLD
Complex Programmable Logic Device
復雜可編程邏輯器件
FPGA
Field Programmable Gate Array
現場可編程邏輯門陣列
邏輯器件
用來實現某種特定邏輯功能的電子器件，Zui簡單的邏輯器件是與、或、非門，在此基礎上可實現復雜的時序和組合邏輯功能。
可編程邏輯器件
器件的功能不是固定不變的，而是可根據用戶的需要而進行改變，即由編程的方法來確定器件的邏輯功能。
基于乘積項的CPLD的基本結構
這種CPLD的結構可分為三塊：可編程邏輯陣列(LAB)、可編程連線(PIA)和可編程I/O控制塊。
A. 可編程邏輯陣列是器件的基本結構，由若干個可編程邏輯宏單元(Logic MacroCell,LMC)組成，它實現基本的邏輯功能.LMC內部主要包括與陣列、或陣列、可編程觸發(fā)器和多路選擇器等電路，能獨立地配置為時序或組合工作方式。
B. 可編程的I/O單元
CPLD的I/O單元(Input/Output Cell,IOC)是內部信號到I/O引腳的接口部分。
根據器件和功能的不同,各種器件的結構也不相同。由于陣列型器件通常只有少數幾個專用輸入端，大部分端口均為I/O端，而且系統(tǒng)的輸入信號通常需要鎖存。因此I/O常作為一個獨立單元來處理。
C. 可編程連線陣列(PIA)
各邏輯宏單元通過可編程連線陣列接受來自輸入端的信號，并將宏單元的信號送至目的地。這種互聯機制有很大的靈活性，它允許在不影響引腳分配的情況下改變內部的設計。
可編程內部連線的作用是在各邏輯宏單元之間以及邏輯宏單元和I/O單元之間提供互聯網絡。
CPLD中一般采用固定長度的線段來進行連接，因此信號傳輸的延時是固定的，使得時間性能容易預測。
FPGA結構原理
內部結構稱為LCA（Logic Cell Array）由三個部分組成：
可編程邏輯塊（CLB）
可編程輸入輸出模塊（IOB）
可編程內部連線（PIC）
CPLD與FPGA的區(qū)別
程序存儲
FPGA采用SRAM進行功能配置，可重復編程，但系統(tǒng)掉電后，SRAM中的數據丟失。因此，需在FPGA外加EPROM，將配置數據寫入其中，系統(tǒng)每次上電自動將數據引入SRAM中。
CPLD器件一般采用EEPROM存儲技術，可重復編程，并且系統(tǒng)掉電后，EEPROM中的數據不會丟失，適于數據的保密。
資料類型
FPGA器件含有豐富的觸發(fā)器資源，易于實現時序邏輯，如果要求實現較復雜的組合電路則需要幾個CLB結合起來實現。
CPLD的與或陣列結構，使其適于實現大規(guī)模的組合功能，但觸發(fā)器資源相對較少。
內部結構
FPGA為細粒度結構，它內部有豐富連線資源，CLB分塊較小，芯片利用率較高。
CPLD為粗粒度結構，它的宏單元的與或陣列較大，通常不能完全被應用，且宏單元之間主要通過高速數據通道連接，其容量有限，限制了器件的靈活布線，因此CPLD利用率較FPGA器件低。
布線方式
FPGA為非連續(xù)式布線。FPGA器件在每次編程時實現的邏輯功能一樣，但走的路線不同，因此延時不易控制，要求開發(fā)軟件允許工程師對關鍵的路線給予限制。
CPLD為連續(xù)式布線。CPLD每次布線路徑一樣，它的連續(xù)式互連結構利用具有同樣長度的一些金屬線實現邏輯單元之間的互連。連續(xù)式互連結構消除了分段式互連結構在定時上的差異，并在邏輯單元之間提供快速且具有固定延時的通路。CPLD的延時較小。
FPGA/CPLD與單片機相比有哪些優(yōu)勢
1,FPGA運行速度快
FPGA內部集成鎖項環(huán),可以把外部時鐘倍頻,核心頻率可以到幾百M,而單片機運行速度低的多.在高速場合,單片機無法代替FPGA
2,FPGA管腳多,容易實現大規(guī)模系統(tǒng)
單片機IO口有限,而FPGA動輒數百IO,可以方便連接外設.比如一個系統(tǒng)有多路AD,DA,單片機要進行仔細的資源分配,總線隔離,而FPGA由于豐富的IO資源,可以很容易用不同IO連接各外設
3,FPGA內部程序并行運行,有處理更復雜功能的能力
單片機程序是串行執(zhí)行的,執(zhí)行完一條才能執(zhí)行下一條,在處理突發(fā)事件時只能調用有限的中斷資源;而FPGA不同邏輯可以并行執(zhí)行,可以同時處理不同任務,這就導致了FPGA工作更有效率
4,FPGA有大量軟核,可以方便進行二次開發(fā)
FPGA甚至包含單片機和DSP軟核,并且IO數僅受FPGA自身IO限制,所以,FPGA又是單片機和DSP的超集,也就是說,單片機和DSP能實現的功能,FPGA一般都能實現

 

上海求育單片機CPLD/FPGA開發(fā)綜合實驗裝置集MCS-51單片機,CPLD/FPGA及綜合等技術于一體，提供了優(yōu)化的軟件和硬件集成資源，適合“ 單片機原理及接口技術” “CPLD/FPGA原理及其應用技術 ”教學大綱的要求，實驗系統(tǒng)提供了豐富的硬件接口電路和功能模塊，并提供各種接口電路的應用范例和測試程序以及詳細的應用說明，幫助用戶快速地掌握這些接口的應用方法，是各高等院校開展單片機、CPLD/FPGA教學、課程設計、電子設計競賽及科研開發(fā)的理想系統(tǒng)。
MCS-51 單片機系統(tǒng)
豐富的接口電路，這些單片機接口電路涵蓋了 MCU 的各個應用領域，并能夠提供用戶
領先的應用和設計的方法。 CPU 芯片引腳引出，可以任意的連接自己的實際應用系統(tǒng)。配有專業(yè)的 hy-3000 型高性能 MCS-51硬件仿真器， 64K 數據空間、 64K 程序空間全部開放，不占用 CPU 資源，采用雙 CPU 模式，仿真 CPU 和用戶 CPU獨立運行，具有編輯、編譯、下載、單步、跟蹤、斷點、運行等多種功能。上位仿真軟件支持匯編、 C 語言。可運行于WIN98/2000/NT/XP 操作系統(tǒng)平臺。
CPLD/FPGA 系統(tǒng)，包含數字和模擬 EDA 系統(tǒng)
數字 EDA 系統(tǒng)配有 Altera 公司的 EP1K30 器件，具有 30000 門的 FPGA芯片，可兼容多種電壓內核芯片。也可配置 Lattice 公司的 ISPLSI1032E 器件，具有 6000 門的 CPLD芯片。
模擬 EDA 系統(tǒng)配有 Lattice 公司的 ispPAC 系列器件，配套專用編程下載線和下載軟件。
詳細信息：https://www.mmaan.com/a/chanpinjieshao/danpianjijishushiyanzhuangzhi/20170727/393.html

電話：021-69918115
聯系手機： ()期待您的咨詢