馮阿登納（VON ARDENNE）宣布推出新型高功率脈沖磁控濺射（HiPIMS）沉積技術(shù)。該方案基于其HISS模塊化水平鍍膜平臺(tái)開發(fā)，該平臺(tái)專為大面積沉積設(shè)計(jì)，兼顧工藝開發(fā)與量產(chǎn)需求。通過結(jié)合HiPIMS技術(shù)與HISS平臺(tái)，公司旨在將傳統(tǒng)用于晶圓級(jí)制造的沉積工藝拓展至更大的面板級(jí)基板。

該技術(shù)可在玻璃通孔（TGV）結(jié)構(gòu)中沉積高深寬比阻擋層與種子層，形成致密且附著力強(qiáng)的功能薄膜。公司表示，更優(yōu)的附著力與更致密的膜層可減少返工、延長使用壽命并簡化部分工藝流程，從而降低下游成本。對(duì)于半導(dǎo)體制造商而言，HiPIMS技術(shù)有助于提升良率，并支持進(jìn)入對(duì)表面性能要求更高的新產(chǎn)品領(lǐng)域。

隨著半導(dǎo)體廠商追求更高的封裝密度與先進(jìn)器件的成本效益，面板級(jí)封裝（PLP）受到廣泛關(guān)注。市場(chǎng)調(diào)研機(jī)構(gòu)Yole Group數(shù)據(jù)顯示，2025年面板級(jí)封裝市場(chǎng)規(guī)模預(yù)計(jì)超3億美元，未來五年年均增長率有望超過40%。受人工智能與高性能計(jì)算應(yīng)用需求拉動(dòng)，該市場(chǎng)在2029至2030年間預(yù)計(jì)將保持強(qiáng)勁增長勢(shì)頭。

馮阿登納半導(dǎo)體戰(zhàn)略副總裁Guido Ueberreiter指出，面板級(jí)封裝是半導(dǎo)體制造的重要演進(jìn)方向，沉積技術(shù)與可靠的基板處理是關(guān)鍵支撐。該公司的方案結(jié)合了可擴(kuò)展的設(shè)備平臺(tái)與先進(jìn)沉積工藝，使客戶能夠?qū)⒊墒旒夹g(shù)轉(zhuǎn)移至更大尺寸基板，同時(shí)滿足先進(jìn)封裝對(duì)均勻性與薄膜性能的嚴(yán)苛要求。此舉反映了行業(yè)為滿足AI及數(shù)據(jù)密集型應(yīng)用需求，持續(xù)開發(fā)支持復(fù)雜封裝架構(gòu)制造工藝的趨勢(shì)。

資料來源：New Electronics；原文發(fā)布日期：2026-10-16。本文為資料編譯。