近日，《自然·通訊》（Nature Communications）期刊發(fā)表了一項關(guān)于微納機械諧振器的突破性研究。研發(fā)機構(gòu)成功開發(fā)出一種基于氧化鉿鋯（HZO）與二氧化硅（SiO?）復(fù)合材料的CMOS兼容型諧振器平臺，通過納米尺度的彈性響應(yīng)工程，實現(xiàn)了在-40℃至100℃極端寬溫區(qū)間內(nèi)的頻率穩(wěn)定性躍升。該成果直接針對現(xiàn)代集成電路對高可靠、低功耗時序基準(zhǔn)的迫切需求，為打破傳統(tǒng)石英晶振的物理封裝瓶頸提供了全新的材料路徑。

長期以來，石英晶體憑借特定晶向的彈性補償特性，一直是生成穩(wěn)定時鐘頻率的材料，其頻率漂移可控制在百萬分之幾（ppm）級別。然而，石英材料與單片硅基工藝存在天然的不兼容性。若要在石英器件上實現(xiàn)亞ppm或十億分之幾（ppb）級別的超高精度，往往必須依賴分立封裝、復(fù)雜溫度傳感補償電路，甚至引入恒溫晶振（OCXO）。這種架構(gòu)不僅增加了系統(tǒng)體積與組裝復(fù)雜度，還會顯著推高功耗，嚴(yán)重制約了分布式高頻系統(tǒng)在微型化與能效比方面的演進空間。

為攻克這一集成難題，研發(fā)團隊采用先進薄膜沉積與光刻工藝重構(gòu)了諧振器結(jié)構(gòu)。核心有源層由約50納米厚的非晶態(tài)HZO-氧化鋁（Al?O?）超晶格構(gòu)成，旨在Zui大化壓電耦合效率。該活性層被夾在25納米底部與20納米頂部鎢（W）電極之間，作為體聲波共振模式的激勵與讀出端口。為實現(xiàn)本征溫度補償，工藝中引入了厚度達數(shù)百納米的SiO?鈍化層，主要采用等離子體增強化學(xué)氣相沉積（PECVD）制備，并輔以原子層沉積（ALD）進行亞納米級厚度微調(diào)。由于SiO?的熱膨脹系數(shù)符號與HZO相反，兩者疊加形成了有效的差分補償機制。器件隨后經(jīng)歷550℃氮氣環(huán)境下的快速熱退火（RTA），以穩(wěn)定HZO的正交相結(jié)構(gòu)，Zui終通過側(cè)向硅蝕刻釋放懸空梁結(jié)構(gòu)。

測試數(shù)據(jù)顯示，未經(jīng)補償?shù)募僅ZO諧振器在50%與67%氧化鋯摻雜比例下工作頻率均接近239.2 MHz，但后者雖插入損耗略低，品質(zhì)因數(shù)（Q值）卻有所衰減。引入SiO?補償層后，復(fù)合平臺展現(xiàn)出優(yōu)異的被動溫控能力。得益于HZO在非極性四方相與極性正交相之間的溫度依賴性相變所引發(fā)的異常彈性效應(yīng)，配合SiO?的負熱膨脹特性，器件在120℃溫區(qū)內(nèi)實現(xiàn)了約9 ppm的極低被動頻率漂移。更關(guān)鍵的是，HZO的鐵電特性賦予了電場調(diào)控剛度的能力，彈性模量可實現(xiàn)數(shù)百ppm量級的主動調(diào)制。結(jié)合電壓閉環(huán)控制的雙振蕩器原型系統(tǒng)，將同溫區(qū)內(nèi)的殘余頻率波動進一步壓縮至±3.3 ppb（整體約7 ppb），性能指標(biāo)已逼近高端計時模塊的商用門檻。

從產(chǎn)業(yè)鏈應(yīng)用視角來看，該技術(shù)直指通信基站、邊緣計算節(jié)點及高精度導(dǎo)航系統(tǒng)中的核心痛點——片上時序參考源的微型化與低功耗化。傳統(tǒng)分立晶振與射頻前端、基帶處理芯片的分立布局，正在向單片集成架構(gòu)轉(zhuǎn)移。該HZO-SiO?平臺完全兼容標(biāo)準(zhǔn)CMOS后端工藝（BEOL）材料體系，意味著未來可直接在邏輯芯片制造線上流片集成，大幅削減外部封裝環(huán)節(jié)與散熱設(shè)計負擔(dān)。盡管當(dāng)前原型機仍采用硅轉(zhuǎn)接板進行異構(gòu)封裝，且Q值尚未超越成熟石英與硅基MEMS諧振器，但其“無源被動補償+有源電場調(diào)諧”的雙軌設(shè)計，已清晰勾勒出下一代高集成度頻率合成器的技術(shù)輪廓。

對于國內(nèi)元器件制造商與采購工程師而言，該路線的工程化落地需重點關(guān)注材料界面應(yīng)力匹配與工藝窗口控制。HZO薄膜的相穩(wěn)定性高度依賴退火氣氛與冷卻速率，產(chǎn)線導(dǎo)入時需重新校準(zhǔn)RTA設(shè)備參數(shù)；同時，SiO?層的ALD微調(diào)成本較高，大規(guī)模量產(chǎn)前需驗證PECVD厚膜與ALD精修層的附著力及長期熱循環(huán)可靠性。在選型評估階段，建議優(yōu)先考察供應(yīng)商是否具備完整的PiezoMEMS表征能力與多物理場仿真數(shù)據(jù)，以確保諧振器在實際工況下的頻偏曲線符合系統(tǒng)容限。此外，電場調(diào)諧所需的驅(qū)動電壓范圍與線性度，將直接影響配套ASIC控制電路的設(shè)計復(fù)雜度與靜態(tài)功耗預(yù)算。

此次技術(shù)驗證暴露出微納機電系統(tǒng)向片上集成邁進時的典型挑戰(zhàn)：材料本征物性優(yōu)化與系統(tǒng)級熱-電協(xié)同設(shè)計的深度綁定。當(dāng)諧振器從實驗室走向車規(guī)或工規(guī)級產(chǎn)線時，單純追求極低溫漂已不足以支撐商業(yè)化，必須在Q值提升、封裝應(yīng)力釋放與批量一致性控制之間尋找平衡點。國內(nèi)相關(guān)廠商在跟進此類新材料工藝時，應(yīng)盡早布局高溫老化篩選與動態(tài)頻偏補償算法的聯(lián)合開發(fā)，以縮短從原理樣機到車規(guī)級時序模塊的工程轉(zhuǎn)化周期。